【儀表網(wǎng) 研發(fā)快訊】近日，南方科技大學(xué)電子與電氣工程系副教授姜俊敏團(tuán)隊(duì)在模擬電路尺寸優(yōu)化方面取得重要進(jìn)展。相關(guān)成果以"FD-MAGRPO: Functionality-Driven Multi-Agent Group Relative Policy Optimization for Analog-LDO Sizing"為題被人工智能國(guó)際會(huì)議AAAI-2026錄用。
 

　　電路尺寸優(yōu)化(Circuit Sizing)是模擬集成電路設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)，需要確定電路中每個(gè)晶體管的寬度、長(zhǎng)度、指數(shù)以及電阻、電容等元件的具體參數(shù)值，使電路滿足增益、功耗、穩(wěn)定性等多項(xiàng)性能指標(biāo)。與高度自動(dòng)化的數(shù)字電路設(shè)計(jì)不同，模擬電路尺寸優(yōu)化嚴(yán)重依賴工程師經(jīng)驗(yàn)。在實(shí)際設(shè)計(jì)中，一個(gè)低壓差線性穩(wěn)壓器(LDO)電路往往包含幾十到上百個(gè)設(shè)計(jì)參數(shù)，需要工程師反復(fù)調(diào)整參數(shù)并運(yùn)行仿真驗(yàn)證，這一過(guò)程耗時(shí)數(shù)周甚至數(shù)月，嚴(yán)重制約了芯片開(kāi)發(fā)效率。
 

　　南方科技大學(xué)團(tuán)隊(duì)提出了FD-MAGRPO算法來(lái)解決這一難題。該算法實(shí)現(xiàn)了兩項(xiàng)關(guān)鍵技術(shù)創(chuàng)新：首先，采用無(wú)評(píng)論家網(wǎng)絡(luò)架構(gòu)，消除了傳統(tǒng)的actor-critic強(qiáng)化學(xué)習(xí)方法中價(jià)值估計(jì)偏差導(dǎo)致的訓(xùn)練不穩(wěn)定的問(wèn)題，使算法更加高效，收斂速度更快；其次，提出功能驅(qū)動(dòng)分組策略，根據(jù)電路元件的功能角色而非物理位置進(jìn)行優(yōu)化。這種分組方式使得具有相似行為的元件被同一智能體控制，顯著改善了多智能體之間的協(xié)作效率。
 

　　在包含65-179個(gè)設(shè)計(jì)參數(shù)的實(shí)際低壓差穩(wěn)壓器電路上，該方法僅需800-3000次仿真即可完成尺寸優(yōu)化，相比現(xiàn)有方法實(shí)現(xiàn)了4.8倍至13.0倍的加速。在最復(fù)雜的測(cè)試電路上，優(yōu)化后的線性調(diào)整率、負(fù)載調(diào)整率、電源抑制比等多項(xiàng)性能指標(biāo)相比原論文報(bào)告值提升16%-542%。該算法為復(fù)雜模擬電路尺寸優(yōu)化提供了新的解決方案，有望加速芯片設(shè)計(jì)流程并降低對(duì)人工經(jīng)驗(yàn)的依賴。
 

　　AAAI(國(guó)際人工智能會(huì)議)2026會(huì)議共收到投稿23,680篇，錄用4,167篇，錄取率為17.6%。會(huì)議于2026年1月20日-27日在新加坡博覽中心舉辦。
 

　　電子系大四本科生蔣浩寧為論文第一作者，南科大-澳門大學(xué)聯(lián)合培養(yǎng)博士生吳翰為共同第一作者，南方科技大學(xué)為第一單位，姜俊敏為該論文的唯一通訊作者。南科大本科生歐陽(yáng)倬歷、王子恒也是論文作者，多名本科生參與并發(fā)揮重要作用，充分體現(xiàn)南科大本科生在前沿科研領(lǐng)域的研究能力。